Magna Concursos
2930645 Ano: 2023
Disciplina: Engenharia Eletrônica
Banca: UFRJ
Orgão: UFRJ

O Flip Flop JK é um elemento de memória que, diferentemente de uma porta lógica, cuja saída depende somente das entradas naquele instante, tem sua saída dependente também do estado atual do próprio Flip Flop. Suponha um arranjo de três Flip Flops, como apresentado abaixo.

Enunciado 3251102-1

Suponha agora a conexão de todas as entradas “J” e “K” ao valor lógico 1, a saída “Q” do Flip Flop JK 1 à entrada CLK do Flip Flop JK 2, a saída “Q” do Flip Flop JK 2 à entrada CLK do Flip Flop JK 3. Tome as saídas “Q” dos três Flip Flops como as saídas do circuito. Aplique um sinal quadrado, de clock, à entrada CLK do Flip Flop JK 1. Considerando esses procedimentos, assinale a alternativa que apresenta o tipo de circuito que terá sido montado.

 

Provas

Questão presente nas seguintes provas

Técnico de Laboratório - Eletrônica

50 Questões