Após um pulso de CLR em nível baixo e mais de 30 pulsos de CLK, sem que ocorra novo pulso de CLR, o estado Q_BQ_A do circuito da figura acima, composto por dois flip-flops, dois inversores e mais uma porta lógica, ficará