Ferramentas de síntese são capazes de traduzir representações esquemáticas de circuitos em leiaute para a produção de circuitos integrados.

O projeto de um sistema integrado geralmente começa em um nível de maior abstração e evolui no sentido do detalhamento lógico e elétrico. Variáveis físicas de desempenho (especialmente atrasos) podem apenas ser estimadas, nas formulações mais abstratas, a partir de conhecimentos gerais de topologia dos subsistemas e da tecnologia de fabricação. Quando uma descrição mais detalhada torna-se disponível, essas variáveis podem ser estimadas com maior precisão. Denomina-se back annotation à prática de refazer verificações e simulações realizadas nos primeiros estágios de projeto, desta feita com estimativas mais precisas das variáveis elétricas, para verificar se as especificações continuam sendo atendidas.

Denomina-se especificação funcional ao nível mais detalhado de especificação do sistema, no qual todos os parâmetros lógicos e elétricos devem ser estabelecidos com margens estritas.

Um conjunto de máscaras que não viola nenhuma limitação geométrica de fabricação ainda pode estar errado, no sentido de não efetivamente implementar a funcionalidade que se imaginava. Nesse caso, o LVS (layout versus schematic) não poderá acusar o erro, mas talvez o DRC possa.

Quando um sistema de modo misto é implementado usandose tecnologia originalmente prevista para circuitos digitais, ou quando se procura fabricar fotodetetores aproveitando características dessa tecnologia, a otimização de certas estruturas pode requerer a violação intencional de regras de projeto. Nesses casos, o fabricante deve ser informado.

As regras de projeto, checadas na DRC (design rule check), são definidas pela equipe de projetistas quando conhecidas as especificações detalhadas do sistema a ser projetado. Elas estabelecem a nomenclatura dos sinais nos diversos módulos, seu caráter ativo-alto ou ativo-baixo e os máximos atrasos aceitáveis para a saída.

Em alguns casos, as células de scan não são ligadas em cadeia; suas entradas de teste podem ser independentemente acessadas. A maior vantagem, nesse caso, é a diminuição do overhead de interconexão para o teste.

Na célula de scan mais usada, seleciona-se, por meio de um multiplexador, se a entrada do elemento de armazenamento vem da operação normal do circuito ou de uma entrada de teste. Essa configuração tem a vantagem de não alterar a operação normal de circuito, nem introduzir atrasos adicionais.

A técnica de cadeias de scan consiste em conectar os elementos de armazenamento, formando um registrador de deslocamento controlável por sinais adicionais de teste.

Em uma técnica ad hoc para aumentar a testabilidade combinacional dos nós, incluem-se pontos de observação (ou pontos de teste), conectando nós internos do circuito diretamente à saída. Uma das técnicas para diminuir o número total de pontos de observação consiste em combinar múltiplos nós internos com uma rede de portas XOR.