Observe o esquemático abaixo.

Considerando a lógica positiva (“0” lógico corresponde a 0 V e “1” lógico corresponde a Vcc), o esquemático acima em tecnologia CMOS, representa uma porta lógica

Observe o esquemático abaixo.

Considerando a lógica positiva (“0” lógico corresponde a 0 V e “1” lógico corresponde a Vcc), o esquemático acima em tecnologia CMOS, representa uma porta lógica

Observe o esquemático abaixo.

Considerando a lógica positiva (“0” lógico corresponde a 0 V e “1” lógico corresponde a Vcc), o esquemático acima em tecnologia CMOS, representa uma porta lógica

Observe a figura abaixo.

O ganho em malha fechada para o circuito esquematizado na figura acima é

Observe a figura abaixo.

O ganho em malha fechada para o circuito esquematizado na figura acima é

Observe o esquemático abaixo.

No esquemático acima, os valores de R₁ e R₂, de modo a se obter V_o = -(2_v1 + 3_v2), são

Um transistor NMOS tipo enriquecimento, operando na região de saturação, com V_T = 0,7 V, tem seu terminal de fonte (Source) aterrado e uma tensão de 1,5 Vdc aplicada ao terminal da porta (Gate). Considerando, ainda, \( \mu_n \)C_ox = 80 \( \mu \)A/V², largura do canal igual a 35 \( \mu \)m e comprimento do canal igual a 3,5 \( \mu \)m, o valor da corrente de dreno é

O circuito retificador de meia onda mostrado, esquematicamente, na figura abaixo, utiliza diodo de silício com queda de 0,7 V para qualquer valor de corrente.

O valor mais aproximado da tensão de pico na saída retificada é

Considere o esquemático mostrado na figura abaixo.

Supondo que inicialmente os dois flip-flops estejam re-setados, a sequência de valores nas saídas Q1Q0 é, respectivamente,

O esquemático abaixo representa um contador binário crescente de módulo 4. O flip-flop mais a esquerda representa o bit mais significativo.

Supondo que no estado inicial os flip-flops estão re-setados, as equações para as entradas D₁ e D₀ devem ser escritas como