Julgue o item subsecutivo, a respeito da tecnologia de filme espesso e do processo de soldagem por refusão em circuitos com componentes SMD (surface mounting devices).

A tecnologia de filme espesso é uma forma de interligar componentes eletrônicos por meio da aplicação de pastas condutivas, resistivas e dielétricas, sobre um substrato cerâmico isolante por um processo serigráfico sequencial e seletivo.

A respeito de empacotamento de circuitos integrados, julgue o seguinte item.

Wire bonding envolve uma pressão localizada precisamente entre o fio e uma região metalizada do circuito ou do terminal do empacotamento a ser soldado, sem aquecer excessivamente toda a estrutura.

A respeito de empacotamento de circuitos integrados, julgue o seguinte item.

Ball bonding é uma forma de ligação conhecida como termosônica, em que se combina compressão ultrassônica e termocompressão.

Considerando o empacotamento BGA (ball grid array) na tecnologia de montagem superficial SMT, julgue o próximo item.

O empacotamento do tipo CBGA é o de maior custo efetivo entre os tipos de empacotamento BGA e possui entre 300 e 600 contatos ou terminais de entrada e saída.

Considerando as tecnologias de empacotamento de circuito integrado (CI), julgue o item a seguir.

No que se refere ao atendimento do aumento de requisitos de frequência de operação e de demanda por maior número de interconexões internas, a capacidade de empacotamento de (CI) é ilimitada, devido à tecnologia de wire-bonding na periferia do componente.

Considerando as tecnologias de empacotamento de circuito integrado (CI), julgue o item a seguir.

A tecnologia de interconexões wire-bonding é apropriada para uso em alta densidade de conexões, com mais de 200 I/Os por chip.

Considerando as tecnologias de empacotamento de circuito integrado (CI), julgue o item a seguir.

A tecnologia de empilhamento 3D de chips utilizando vias de silício oferece a possibilidade de solucionar problemas de interconexão, ao mesmo tempo em que possibilita o uso de funções integradas para melhoria de desempenho.

Julgue o item subsequente, com relação a projeto, implementação, simulação em HDL, leiaute e verificação física de circuitos mistos.

No projeto de um sistema VLSI em modo misto utilizando VHDL padrão, pode-se empregar a mesma metodologia de simulação para os componentes digitais e analógicos, uma vez que a linguagem oferece suporte uniforme para a simulação de ambos os tipos de circuitos sem necessidade de adaptações específicas para cada domínio.

Julgue o item subsequente, com relação a projeto, implementação, simulação em HDL, leiaute e verificação física de circuitos mistos.


Na implementação de um PLL (phase-locked loop) em modo misto usando Verilog HDL, é aconselhável utilizar o mesmo conjunto de primitivas e elementos de modelagem empregados para blocos digitais, como flip-flops e lógica combinacional, para garantir a coerência na representação do comportamento do sistema de controle de fase e frequência.

Julgue o item subsequente, com relação a projeto, implementação, simulação em HDL, leiaute e verificação física de circuitos mistos.

Na verificação física de sistemas VLSI em modo misto, a integridade do sinal e as considerações de ruído são menos críticas para circuitos analógicos que para circuitos digitais, tornando o roteamento e a disposição dos componentes analógicos menos importantes no processo de design.