Diagrama do Circuito do Conversor CC-CC (Rashid, 2014)

RASHID, M. H. Eletrônica de potência: dispositivos, circuitos e aplicações. 4. ed. Pearson, 2014.

O circuito ilustrado corresponde a um conversor

Em processamento do sinal, a finalidade do Teste de White é a de

Assinale a alternativa que correspondente à forma de modulação de sinal na qual a informação da mensagem é codificada de acordo com a amplitude de uma série de pulsos monodimensionais reais.

A impedância de uma porção de um circuito é dada por !$ Z=\sqrt{R^2-L^2ω^2} !$

Considerando que todos os parâmetros têm uma incerteza, assinale a alternativa que apresenta a incerteza !$ ΔZ !$ da impedância.

Considerando esse circuito de amplificação típico com sua resposta característica, assinale a alternativa que indica a classe do referido amplificador.

De acordo com o circuito digital apresentado, conclui-se que a sua função é a de contador

Seja o sinal f(t) = exp[j!$ π !$t/4]sen(5!$ π !$t)/!$ π !$t, em que j é a unidade imaginária. O valor da frequência de Nyquist, em rad/s, para amostragem do sinal f(t) é

Assinale a alternativa que indica o que representa o símbolo apresentado.

Para ligar os seguimentos de uma tela LCD, é preciso um codificador lógico LCD / BCD (Binary-Coded Decimal). O comportamento do codificador pode ser representado por uma tabela verdade com sete saídas: uma para cada segmento do display de sete segmentos (a,b,c,d,e,f,g). Uma saída “1” representa um segmento de exibição ativo, enquanto uma saída “0” representa um segmento inativo.

Assinale a alternativa que indica a relação de ativação do seguimento a(X₃,X₂,X₁,X₀).

Verilog, padronizado como Instituto de Engenheiros Elétricos Eletrônicos (IEEE) 1364, é uma linguagem de descrição de hardware (HDL) usada para modelar sistemas eletrônicos. É mais comumente usado no projeto e na verificação de circuitos digitais no nível de abstração de transferência de registradores. Também é usado na verificação de circuitos analógicos e de circuitos de sinais mistos, bem como no projeto de circuitos genéticos.

Assinale a alternativa que indica o operador em Verilog conhecido como atribuição “sem bloqueio” (non-blocking).