Foram encontradas 12.703 questões.
4034006
Ano: 2026
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: AMAUC
Orgão: Pref. Itá-SC
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: AMAUC
Orgão: Pref. Itá-SC
Provas:
O funcionamento de um computador depende da
interação entre seus componentes internos e dos
dispositivos responsáveis pela comunicação com o
usuário. Considerando noções básicas de funcionamento
dos computadores e a classificação dos periféricos de
entrada e de saída, assinale a alternativa correta.
Provas
Questão presente nas seguintes provas
4033980
Ano: 2026
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: AMAUC
Orgão: Pref. Itá-SC
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: AMAUC
Orgão: Pref. Itá-SC
Provas:
O diagnóstico de falhas em sistemas que não inicializam
exige um procedimento metódico baseado nos sinais
emitidos pelo hardware. Acerca do Autoteste de
Inicialização (Power-On Self-Test − POST) e do Sistema
Básico de Entrada e Saída (Basic Input/Output System −
BIOS/UEFI), registre V, para as afirmativas verdadeiras,
e F, para as falsas:
(__)O POST é uma sequência de testes realizados pelo firmware imediatamente após o computador ser ligado, verificando componentes essenciais como CPU, memória RAM e controladores de vídeo antes de carregar o sistema operacional.
(__)Sinais sonoros (beeps) emitidos durante o POST são padronizados universalmente por todos os fabricantes de placas-mãe, onde um único beep curto sempre indica falha crítica na placa de vídeo, independentemente do firmware utilizado.
(__)A Interface de Firmware Extensível Unificada (Unified Extensible Firmware Interface − UEFI) substituiu o BIOS tradicional, permitindo o suporte a discos maiores que 2,2 Terabytes (TB) e oferecendo uma interface de pré-inicialização mais sofisticada e segura (Secure Boot).
(__)O erro de "Kernel Panic" em sistemas Linux ou a "Tela Azul da Morte" (BSOD) no Windows ocorrem durante o POST, indicando que o firmware não conseguiu localizar o setor de boot (Master Boot Record − MBR) no disco rígido.
(__)A limpeza da Memória de Semicondutor de Óxido Metálico Complementar (Complementary Metal-Oxide-Semiconductor − CMOS) através do jumper 'Clear CMOS' redefine as configurações do BIOS/UEFI para os padrões de fábrica, removendo senhas de acesso ao firmware.
Após análise, assinale a alternativa que apresenta a sequência correta dos itens acima, de cima para baixo:
(__)O POST é uma sequência de testes realizados pelo firmware imediatamente após o computador ser ligado, verificando componentes essenciais como CPU, memória RAM e controladores de vídeo antes de carregar o sistema operacional.
(__)Sinais sonoros (beeps) emitidos durante o POST são padronizados universalmente por todos os fabricantes de placas-mãe, onde um único beep curto sempre indica falha crítica na placa de vídeo, independentemente do firmware utilizado.
(__)A Interface de Firmware Extensível Unificada (Unified Extensible Firmware Interface − UEFI) substituiu o BIOS tradicional, permitindo o suporte a discos maiores que 2,2 Terabytes (TB) e oferecendo uma interface de pré-inicialização mais sofisticada e segura (Secure Boot).
(__)O erro de "Kernel Panic" em sistemas Linux ou a "Tela Azul da Morte" (BSOD) no Windows ocorrem durante o POST, indicando que o firmware não conseguiu localizar o setor de boot (Master Boot Record − MBR) no disco rígido.
(__)A limpeza da Memória de Semicondutor de Óxido Metálico Complementar (Complementary Metal-Oxide-Semiconductor − CMOS) através do jumper 'Clear CMOS' redefine as configurações do BIOS/UEFI para os padrões de fábrica, removendo senhas de acesso ao firmware.
Após análise, assinale a alternativa que apresenta a sequência correta dos itens acima, de cima para baixo:
Provas
Questão presente nas seguintes provas
4033977
Ano: 2026
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: AMAUC
Orgão: Pref. Itá-SC
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: AMAUC
Orgão: Pref. Itá-SC
Provas:
No contexto da arquitetura interna de
microprocessadores e da execução de instruções, o
pipeline é uma técnica que permite a sobreposição de
estágios. Acerca do funcionamento técnico e das falhas
de fluxo (hazards) associadas, registre V, para as
afirmativas verdadeiras, e F, para as falsas:
(__)O hazard de dados ocorre quando uma instrução depende do resultado de uma instrução anterior que ainda não completou sua execução através de todos os estágios do pipeline, podendo ser mitigado por técnicas de adiantamento (forwarding).
(__)O hazard de controle é provocado por instruções de desvio condicional, em que o endereço da próxima instrução a ser buscada é desconhecido até que a condição seja avaliada, resultando frequentemente em bolhas (stalls) ou uso de previsão de desvio.
(__)A execução fora de ordem (Out-of-Order Execution) é uma técnica de hardware que visa aumentar a profundidade do pipeline para reduzir o consumo de energia, independentemente do ganho de ciclos por instrução (Cycles Per Instruction − CPI).
(__)O hazard estrutural surge quando o hardware disponível não é suficiente para suportar todas as combinações possíveis de instruções em execução simultânea, como o acesso simultâneo à memória única para busca de instrução e dado.
(__)A unidade lógica e aritmética (Arithmetic Logic Unit − ALU) é o componente responsável exclusivo pela decodificação de instruções complexas em arquiteturas de conjunto de instruções reduzido (Reduced Instruction Set Computer − RISC).
Após análise, assinale a alternativa que apresenta a sequência correta dos itens acima, de cima para baixo:
(__)O hazard de dados ocorre quando uma instrução depende do resultado de uma instrução anterior que ainda não completou sua execução através de todos os estágios do pipeline, podendo ser mitigado por técnicas de adiantamento (forwarding).
(__)O hazard de controle é provocado por instruções de desvio condicional, em que o endereço da próxima instrução a ser buscada é desconhecido até que a condição seja avaliada, resultando frequentemente em bolhas (stalls) ou uso de previsão de desvio.
(__)A execução fora de ordem (Out-of-Order Execution) é uma técnica de hardware que visa aumentar a profundidade do pipeline para reduzir o consumo de energia, independentemente do ganho de ciclos por instrução (Cycles Per Instruction − CPI).
(__)O hazard estrutural surge quando o hardware disponível não é suficiente para suportar todas as combinações possíveis de instruções em execução simultânea, como o acesso simultâneo à memória única para busca de instrução e dado.
(__)A unidade lógica e aritmética (Arithmetic Logic Unit − ALU) é o componente responsável exclusivo pela decodificação de instruções complexas em arquiteturas de conjunto de instruções reduzido (Reduced Instruction Set Computer − RISC).
Após análise, assinale a alternativa que apresenta a sequência correta dos itens acima, de cima para baixo:
Provas
Questão presente nas seguintes provas
4033969
Ano: 2026
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: AMAUC
Orgão: Pref. Itá-SC
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: AMAUC
Orgão: Pref. Itá-SC
Provas:
A manutenção preventiva e corretiva de servidores e
estações de trabalho envolve o conhecimento sobre
interfaces de armazenamento e barramentos. Assinale a
alternativa que descreve corretamente a tecnologia
Non-Volatile Memory Express (NVMe) em comparação
ao Serial Advanced Technology Attachment (SATA).
Provas
Questão presente nas seguintes provas
4033945
Ano: 2026
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: AMAUC
Orgão: Pref. Itá-SC
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: AMAUC
Orgão: Pref. Itá-SC
Provas:
Um computador é composto por diversos elementos que
atuam de forma integrada para permitir o processamento
de dados e a interação com o usuário. Acerca das
noções básicas de funcionamento dos computadores e a
classificação dos periféricos de entrada e de saída,
analise as afirmativas a seguir:
I.O processador executa instruções armazenadas na memória principal, realizando operações lógicas e aritméticas necessárias ao funcionamento dos programas.
II.O teclado é classificado como periférico de saída, pois permite que informações sejam exibidas ao usuário por meio de caracteres.
III.O monitor é um periférico de saída, já que apresenta visualmente os resultados do processamento realizado pelo computador.
IV.O mouse possibilita a interação com elementos gráficos do sistema operacional, sendo considerado um periférico de entrada.
V.A impressora, embora produza resultados em papel, depende diretamente da CPU para interpretar comandos, o que a caracteriza como um dispositivo interno do computador.
Assinale a alternativa correta:
I.O processador executa instruções armazenadas na memória principal, realizando operações lógicas e aritméticas necessárias ao funcionamento dos programas.
II.O teclado é classificado como periférico de saída, pois permite que informações sejam exibidas ao usuário por meio de caracteres.
III.O monitor é um periférico de saída, já que apresenta visualmente os resultados do processamento realizado pelo computador.
IV.O mouse possibilita a interação com elementos gráficos do sistema operacional, sendo considerado um periférico de entrada.
V.A impressora, embora produza resultados em papel, depende diretamente da CPU para interpretar comandos, o que a caracteriza como um dispositivo interno do computador.
Assinale a alternativa correta:
Provas
Questão presente nas seguintes provas
4033733
Ano: 2026
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: VUNESP
Orgão: Câm. Mogi Cruzes-SP
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: VUNESP
Orgão: Câm. Mogi Cruzes-SP
Um técnico de informática está manuseando um computador. Para evitar danos por eletricidade estática ao
manusear as placas, ele deve
Provas
Questão presente nas seguintes provas
4033732
Ano: 2026
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: VUNESP
Orgão: Câm. Mogi Cruzes-SP
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: VUNESP
Orgão: Câm. Mogi Cruzes-SP
Assinale a alternativa correta acerca do processo de inicialização de um computador do tipo IBM PC e dos programas envolvidos nessa rotina.
Provas
Questão presente nas seguintes provas
4033731
Ano: 2026
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: VUNESP
Orgão: Câm. Mogi Cruzes-SP
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: VUNESP
Orgão: Câm. Mogi Cruzes-SP
Acerca da arquitetura de computadores e dos tipos de
cache do processador, é correto afirmar que o cache
Provas
Questão presente nas seguintes provas
4024571
Ano: 2026
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: FGV
Orgão: AMAZUL
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: FGV
Orgão: AMAZUL
Analise os itens a seguir sobre microprocessadores e
características de suas arquiteturas.
I. Instruções da arquitetura RISC são executadas em um único ciclo de processamento. II. O Hardware de microprocessadores na arquitetura CISC são mais complexos do que na RISC. III. A família de microprocessadores Intel X86 é um exemplo de microprocessador da família CISC.
É correto o que se afirma em
I. Instruções da arquitetura RISC são executadas em um único ciclo de processamento. II. O Hardware de microprocessadores na arquitetura CISC são mais complexos do que na RISC. III. A família de microprocessadores Intel X86 é um exemplo de microprocessador da família CISC.
É correto o que se afirma em
Provas
Questão presente nas seguintes provas
4024138
Ano: 2026
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: FGV
Orgão: AMAZUL
Disciplina: TI - Organização e Arquitetura dos Computadores
Banca: FGV
Orgão: AMAZUL
Provas:
Um processador superescalar com pipeline de 5 estágios executa
instruções fora de ordem (out-of-order execution). Durante a
execução, uma instrução de divisão (latência de 20 ciclos) é
seguida por três instruções de soma que não dependem do
resultado da divisão.
Considerando que o processador possui unidades funcionais separadas para divisão e soma, e um buffer de reordenação (ROB), o comportamento esperado do pipeline é que
Considerando que o processador possui unidades funcionais separadas para divisão e soma, e um buffer de reordenação (ROB), o comportamento esperado do pipeline é que
Provas
Questão presente nas seguintes provas
Cadernos
Caderno Container